人工智慧(AI)演算法日新月異，對嵌入式處理器的靈活性帶來許多考驗，也讓以靈活彈性著稱的現場可編程閘陣列(FPGA)元件有很大的發揮空間。
賽靈思ISM行銷資深技術經理羅霖表示，由於人工智慧目前還處於發展階段，演算法日新月異，目前還沒有一個算法可以固定下來，這為ASIC的設計帶來很大挑戰，因客戶往往需要的是十分靈活的架構。
有鑑於此，賽靈思推出reVISION堆疊技術，其具備了可重組以及所有形式連結的特性，讓開發者能充分運用堆疊技術，快速研發與部署升級方案，這樣的特性對於開發未來需求的智慧視覺系統是至關重要的的。不僅如此，該技術也使開發者在結合機器學習、電腦視覺、感測器融合與連接的應用時，能夠獲得顯著優勢。
舉例而言，相較於其他嵌入式GPU與傳統SoC，reVISION將機器學習推論的每秒每瓦影像效能，提升了6倍、電腦視覺每秒每瓦每幀處理速度提升了42倍，而延遲卻只有五分之一。
羅霖分析，相較於同等級GPU技術，FPGA在低延遲(Low Latency)的部分，本身就與傳統的架構不同，傳統架構是將收集到的數據送到DDR記憶體中進行緩存，處理器要再從DDR中取出資料進行運算，運算完成後再送回DDR。但FPGA則是採用像素流(Stream)的方式，直接可以到類比進行運算，運算完成後，輸出結果即可，由於省去了存取DDR的時間，因此可以延遲可以降到非常低。
從演算法的層面來看，人工智慧含有許多智慧決策的部分，因此需要有很強的平行運算能力。這些演算法進而對處理器結構產生了不同的需求，像是在神經網路中，卷積運算強調的是平行運算，適合在FPGA上運行，但在感測器融合的部分，則比較適合在CPU上運行，因其必須將硬體進行分割，再將不同的演算法，放到處理器中。
羅霖指出，在離線的神經網路訓練部分，GPU的確是比較有優勢的，由於其要求的浮點運算性能特別高，因此不少深度學習都是採用GPU，而賽靈思的立場是不會以FPGA去進攻這塊市場，不過若是以線上的任務來看，FPGA還是很有優勢的。目前邊緣運算對嵌入式處理器的要求除了感測器的介面要夠多，元件的I/O型態也十分多變，可能是高速率、中速率或低速率，這些處理器都要能支援，且線上處理的能力也相當關鍵。
